설계규칙 검사 (Design Rule Checking)
한 줄 정의: 완성된 칩 레이아웃이 제조 공정에서 요구하는 최소 간격, 최소 폭 등의 기하학적 규칙을 만족하는지 자동으로 검사하는 과정입니다.
쉽게 풀면
건축 도면을 시공하기 전에 안전 기준에 맞는지 검토받는 것처럼, 반도체 레이아웃도 실제로 제조에 들어가기 전에 정해진 규칙을 지켰는지 점검받아야 합니다. 설계규칙 검사는 레이아웃에 그려진 각 도형들이 제조 공정이 요구하는 최소 폭이나 최소 간격 같은 규칙을 지켰는지 자동으로 확인하는 절차입니다. 이 검사를 통과하지 못하면 실제 제조 과정에서 결함이 발생할 위험이 큽니다.
왜 중요한가
미세공정으로 갈수록 배선과 소자 사이의 간격이 매우 좁아지기 때문에 사람이 눈으로 모든 규칙 위반을 찾아내는 것은 사실상 불가능합니다. 설계규칙 검사는 제조 이전 단계에서 결함 가능성을 미리 걸러내어 수율 저하와 제조 비용 손실을 방지하는 필수적인 검증 절차로 다뤄집니다.
논문에서는 이렇게 쓰입니다
"The layout passed design rule checking with zero violations across all metal layers."
레이아웃이 모든 금속층에서 위반 사항 없이 설계규칙 검사를 통과했다는 뜻입니다.
"Design rule checking flagged several spacing violations near the via array, requiring layout modification."
비아 배열 근처에서 여러 간격 위반이 설계규칙 검사에서 발견되어 레이아웃 수정이 필요했다는 내용입니다.
조금 더 깊게 보면
설계규칙 검사는 파운드리가 제공하는 공정별 규칙 파일을 기준으로 레이아웃의 모든 도형을 자동으로 스캔해 규칙 위반 여부를 찾아냅니다. 검사 항목에는 배선 간 최소 간격, 최소 폭, 겹침 조건 등이 포함되며, 규칙을 위반한 위치는 오류 목록으로 표시되어 설계자가 수정할 수 있도록 안내합니다.
주의할 점
설계규칙 검사를 통과했다고 해서 회로가 의도한 대로 정확히 동작한다는 것까지 보장하지는 않으며, 이는 별도로 레이아웃 대 회로도 검증과 같은 기능적 검증을 통해 확인해야 합니다.