칩렛 집적 (Chiplet Integration)
한 줄 정의: 하나의 큰 칩을 통째로 만드는 대신, 기능별로 나눈 작은 칩(칩렛)들을 별도로 제작한 뒤 하나의 패키지 안에 연결해 통합하는 반도체 집적 방식입니다.
쉽게 풀면
큰 건물을 통째로 한 번에 짓는 대신, 방마다 미리 만들어진 모듈을 조립해 완성하는 것과 비슷합니다. 프로세서, 메모리, 입출력 회로 등 기능이 다른 부분들을 각각 최적의 공정으로 따로 만든 뒤 하나의 패키지 안에서 배선으로 연결하는 것이 칩렛 집적입니다. 이렇게 하면 하나의 거대한 칩을 만들 때보다 불량률을 줄이고, 필요한 부분만 새로운 공정으로 바꿔가며 조합할 수 있어 유연성이 커집니다.
왜 중요한가
반도체 공정이 미세화될수록 큰 칩 하나를 통째로 제조하는 것은 수율(양품 비율) 저하와 설계 비용 증가로 이어집니다. 칩렛 집적은 이러한 한계를 극복하고 서로 다른 공정 세대의 칩을 조합할 수 있게 해주어, 고성능 프로세서와 인공지능 가속기 등에서 중요한 패키징 전략으로 다뤄집니다.
논문에서는 이렇게 쓰입니다
"제안된 칩렛 집적 구조는 서로 다른 공정 노드로 제작된 연산 칩렛과 메모리 칩렛을 하나의 패키지 내에서 연결한다."
서로 다른 공정으로 만든 칩렛들을 하나로 통합하는 구조를 설명하는 예문입니다.
"본 연구는 칩렛 간 인터커넥트의 지연시간과 전력 소모를 최소화하기 위한 재배선층 설계를 다룬다."
칩렛 사이 연결 배선 설계가 성능에 미치는 영향을 다루는 예문입니다.
조금 더 깊게 보면
칩렛 집적은 팬아웃 웨이퍼레벨 패키징이나 실리콘 인터포저 등 다양한 패키징 기술과 결합되어 구현되며, 칩렛 간 데이터 전송을 위한 고속 인터커넥트 표준도 함께 발전하고 있습니다. 이러한 이종 집적 방식은 흔히 헤테로지니어스 집적(heterogeneous integration)이라는 더 넓은 개념의 일부로 다뤄집니다.
주의할 점
칩렛 간 연결이 늘어날수록 패키지 내 배선 설계와 신호 무결성 확보가 까다로워질 수 있어, 단일 칩 설계보다 시스템 차원의 검증이 추가로 필요합니다.