내장 자체 시험 (Built-In Self-Test)

전기전자공학
한 줄 정의: 칩 안에 패턴 생성기와 응답 압축기를 내장해 스스로 검사를 수행하게 만드는 설계 기법입니다.

쉽게 풀면

바깥의 값비싼 검사 장비가 패턴을 넣어 주는 대신, 칩 안에 검사 패턴을 만들어 내는 작은 회로와 결과를 요약하는 회로를 함께 넣어 두는 방식입니다. 검사 명령을 받으면 칩이 스스로 패턴을 만들어 내부 회로에 넣고, 나온 결과를 하나의 짧은 서명 값으로 압축해 미리 알고 있는 정답과 비교합니다. 그래서 바깥으로는 합격인지 불합격인지만 알려 주면 됩니다.

왜 중요한가

검사 장비 시간이 반도체 원가에서 큰 비중을 차지하는데, 자체 시험은 고가 장비 의존도와 검사 시간을 함께 줄여 줍니다. 더 중요한 점은 제품이 출하된 뒤에도 전원을 켤 때마다 스스로 점검할 수 있다는 것으로, 자동차 전장이나 항공 전자처럼 운용 중 고장 검출이 요구되는 분야에서 기능 안전 요구를 만족시키는 수단으로 쓰입니다.

논문에서는 이렇게 쓰입니다

"메모리 블록마다 내장 자체 시험 회로를 배치해 전원 투입 시마다 셀 결함을 점검하도록 설계하였다."

출하 후 운용 단계에서도 주기적으로 스스로 건전성을 확인하게 만든 사례입니다.

조금 더 깊게 보면

논리 회로용 자체 시험에서는 선형 귀환 시프트 레지스터로 의사 난수 패턴을 만들고, 출력 응답을 다중 입력 시프트 레지스터로 압축해 서명을 얻는 구성이 전형적입니다. 난수 패턴만으로는 잘 검출되지 않는 결함이 남으므로 일부 노드에 검사 점을 삽입하거나 소수의 결정적 패턴을 함께 주입합니다. 메모리용 자체 시험은 성격이 달라서, 셀 사이의 간섭까지 잡아내도록 정해진 순서로 값을 쓰고 읽는 행진 방식 알고리즘을 유한상태기계로 구현하며, 불량 셀을 예비 행·열로 대체하는 복구 기능과 결합되기도 합니다.

주의할 점

응답을 짧은 서명으로 압축하는 과정에서 서로 다른 오류가 같은 서명을 만들어 불량을 놓칠 확률이 아주 낮게나마 존재합니다. 또 검사 회로 자체도 면적을 차지하고 고장 날 수 있으므로, 검사 회로의 건전성을 확인하는 절차가 따로 필요합니다.

관련 용어