파이프라인 아날로그-디지털 변환기 (Pipeline Analog-to-Digital Converter)
쉽게 풀면
파이프라인 ADC는 공장의 조립 라인처럼 변환 과정을 여러 단계로 나누어 처리하는 방식입니다. 첫 번째 단에서 신호의 대략적인 값을 빠르게 판단하고, 남은 오차(잔차)를 증폭해 다음 단으로 넘기면 그 단에서 또 다음 자리를 판단하는 식으로 이어집니다. 여러 신호를 동시에 서로 다른 단계에서 처리할 수 있어 초당 처리 속도가 빠릅니다.
왜 중요한가
고속이면서도 상대적으로 높은 해상도를 함께 요구하는 통신, 영상, 계측 시스템에서 널리 사용되며, 속도와 해상도의 균형점을 제공한다는 점에서 아날로그 회로 설계 연구에서 중요하게 다뤄집니다. 플래시 ADC가 한 번에 모든 비교기를 동작시켜 속도는 빠르지만 비교기 수가 분해능에 따라 기하급수적으로 늘어나는 것과 달리, 파이프라인 구조는 단을 나누어 처리함으로써 훨씬 적은 회로 자원으로도 중고속·중고분해능 영역을 만족시킬 수 있습니다.
논문에서는 이렇게 쓰입니다
고속 파이프라인 ADC 설계 성능 사례입니다.
파이프라인 ADC의 대표적인 오차 원인과 보정 방법을 다룬 예입니다.
조금 더 깊게 보면
각 단은 일반적으로 서브 ADC, 디지털-아날로그 변환기(DAC), 잔차 증폭기로 구성되며, 단 간 이득 오차나 커패시터 부정합은 전체 선형성에 영향을 미치므로 여유 비트를 두는 중복(redundancy) 기법이나 디지털 보정 기법이 함께 적용됩니다. 파이프라인 구조는 지연시간(latency)이 존재하지만 처리량(throughput)은 높게 유지할 수 있습니다. 디지털 보정 기법은 각 단의 서브 ADC 오차를 아날로그적으로 정밀하게 맞추는 대신, 여유 비트를 두어 오차 정보를 디지털 영역에서 사후에 계산해 제거하는 방식으로, 아날로그 소자 정밀도에 대한 부담을 완화해줍니다.
주의할 점
단수가 많아질수록 소비 전력과 회로 복잡도가 증가하며, 초기 단의 오차가 전체 변환 정확도에 큰 영향을 미치므로 설계 시 우선적으로 고려해야 합니다. 초기 단의 샘플앤홀드 회로가 부정확하면 이후 모든 단의 변환 결과에 영향을 미치므로, 첫 단의 선형성과 정착시간(settling time) 요구조건이 다른 단보다 훨씬 엄격하게 설정됩니다.