위상 여유 (Phase Margin)

한 줄 정의: 피드백 루프의 이득이 1(0dB)이 되는 주파수에서, 출력 신호의 위상이 발진을 일으키는 임계 지점(-180도)으로부터 얼마나 여유 있게 떨어져 있는지를 나타내는 안정도 지표입니다.

쉽게 풀면

그네를 밀 때 타이밍이 완전히 어긋나서 그네의 움직임과 정반대로 힘을 주면 그네는 점점 크게 흔들리다가 통제 불능이 될 수 있습니다. 피드백 회로도 비슷해서, 출력 신호를 입력으로 되돌리는 타이밍(위상)이 특정 조건과 딱 맞아떨어지면 신호가 점점 커지는 발진 현상이 일어날 수 있습니다. 위상 여유는 이 위험한 타이밍까지 얼마나 여유가 있는지를 나타내는 값으로, 여유가 클수록 회로가 안정적으로 동작한다는 뜻입니다.

왜 중요한가

연산증폭기, 레귤레이터, 전력 변환기 등 피드백을 사용하는 거의 모든 회로는 위상 여유가 충분해야 발진 없이 안정적으로 동작할 수 있습니다. 위상 여유가 부족하면 출력에 과도한 링잉이나 발진이 나타나기 때문에, 회로 설계 논문에서는 안정도를 확인하는 필수 지표로 위상 여유를 제시하는 경우가 많습니다.

논문에서는 이렇게 쓰입니다

"보상 커패시터를 추가하여 루프의 위상 여유를 충분히 확보함으로써 안정적인 과도 응답을 얻었다."

주파수 보상 기법으로 위상 여유를 개선한 결과를 설명하는 문장입니다.

"부하 조건이 변하더라도 전 범위에서 위상 여유가 45도 이상 유지됨을 시뮬레이션으로 확인하였다."

다양한 동작 조건에서 안정도가 유지되는지 검증하는 예입니다.

조금 더 깊게 보면

위상 여유는 보드 선도(Bode plot)에서 이득이 0dB를 지나는 주파수(이득 교차 주파수)의 위상 값에 180도를 더해서 구합니다. 회로 내 여러 극점과 영점의 위치가 이 값에 영향을 주기 때문에, 설계자는 지배극점 보상이나 밀러 보상 같은 기법으로 극점을 배치해 원하는 위상 여유를 확보합니다. 일반적으로 충분한 안정 여유와 빠른 과도 응답을 동시에 얻기 위한 적정 수준의 위상 여유가 설계 목표로 제시됩니다.

주의할 점

위상 여유가 크다고 항상 좋은 것만은 아니며, 지나치게 크면 응답 속도가 느려지는 등 다른 성능과의 절충 관계가 있으므로 이득 여유 등 다른 안정도 지표와 함께 종합적으로 살펴봐야 합니다.