디지털 회로 준안정성 (Metastability in Digital Circuits)
쉽게 풀면
플립플롭이 값을 저장하려면 입력이 클록 가장자리 앞뒤로 잠시 안정되어 있어야 합니다. 이 조건이 깨진 채로 클록이 들어오면 내부의 두 인버터가 서로 밀고 당기는 균형 상태에 빠져, 출력이 중간 전압에서 머뭇거립니다. 산 꼭대기에 놓인 공처럼 결국은 한쪽으로 굴러떨어지지만 언제 어느 쪽으로 떨어질지는 알 수 없고, 그동안 뒷단 회로는 잘못된 값을 읽을 수 있습니다.
왜 중요한가
서로 다른 클록으로 동작하는 두 영역을 잇거나 외부 비동기 신호를 받아들이는 순간에는 이 상태를 원리적으로 완전히 없앨 수 없습니다. 그래서 설계자는 준안정 상태를 없애려 하는 대신 그것이 다음 단으로 전파될 확률을 충분히 낮추는 쪽으로 접근하며, 평균 고장 간격이라는 확률 지표로 설계의 안전성을 정량화합니다. 비동기 인터페이스 설계에서 반드시 논의되는 개념입니다.
논문에서는 이렇게 쓰입니다
준안정 상태가 저절로 해소될 시간을 벌어 주는 표준적인 동기화 기법을 설명한 문장입니다.
조금 더 깊게 보면
준안정 상태가 유지될 확률은 시간에 대해 지수적으로 감소하며, 그 감쇠 시상수는 플립플롭의 재생 이득과 부하로 정해지는 소자 고유값입니다. 평균 고장 간격은 이 시상수, 허용된 해소 시간, 클록 주파수, 비동기 신호의 전이 빈도로 계산되므로, 해소 시간을 조금만 늘려도 고장 간격이 급격히 길어집니다. 실무에서는 동기화용 플립플롭을 두 개 이상 직렬로 두는 방식을 쓰며, 다중 비트 신호는 한꺼번에 동기화하면 비트마다 도착 시점이 달라질 수 있어 그레이 부호나 핸드셰이크, 비동기 큐 구조를 함께 사용합니다.
주의할 점
동기화기는 준안정 상태를 없애는 것이 아니라 그것이 전파될 확률을 낮출 뿐이며, 확률은 결코 0이 되지 않습니다. 화학공정에서 말하는 준안정 영역과는 이름만 같을 뿐 전혀 다른 개념입니다.