용어 목록 > 동적 램 셀 (Dynamic Random Access Memory Cell)

동적 램 셀 (Dynamic Random Access Memory Cell)

쉽게 풀면

동적 램 셀은 물이 조금씩 새는 컵에 물을 채워서 정보를 저장하는 것과 비슷합니다. 컵에 물이 있으면 1, 없으면 0을 나타내는데, 시간이 지나면 물이 새어나가기 때문에 계속 다시 채워주지 않으면 정보가 사라져 버립니다. 이 재충전 작업을 리프레시라고 부르며, 회로가 일정한 주기로 자동으로 수행합니다. 구조가 단순해서 하나의 트랜지스터와 하나의 커패시터만으로 한 비트를 저장할 수 있어 같은 면적에 훨씬 많은 데이터를 담을 수 있습니다.

왜 중요한가

동적 램은 컴퓨터의 주기억장치로 널리 쓰이며, 대용량과 저비용이라는 장점 덕분에 시스템 성능과 전력 효율에 큰 영향을 미칩니다. 리프레시로 인한 전력 소모와 성능 저하를 줄이는 문제, 그리고 소자 미세화에 따른 커패시터 용량 확보 문제는 관련 연구에서 지속적으로 다뤄지는 주제입니다.

어디에 있고 어떻게 생겼나

• 가장 흔한 DRAM 셀은 트랜지스터 1개와 커패시터 1개로 이루어진 1T1C 구조입니다. 접근 트랜지스터의 게이트가 워드라인, 한쪽 단자가 비트라인, 다른 쪽 단자가 저장 커패시터에 연결됩니다.
• 셀은 행(워드라인)과 열(비트라인)의 격자로 배열되고, 비트라인 끝에 감지 증폭기가 놓입니다. 한 번에 한 행을 활성화합니다.
• 정보는 커패시터의 전하 유무(높은 전압/낮은 전압)로 저장됩니다. 커패시터의 구조에는 기판에 홈을 파는 트렌치형과 기판 위에 쌓는 적층형이 있고, 많은 현재의 DRAM은 적층형을 씁니다.
• SRAM은 셀당 트랜지스터 여섯 개의 래치 구조로 전원이 있는 동안 값을 유지해 리프레시가 필요 없습니다. DRAM 셀은 훨씬 작아 같은 면적에 더 많은 비트를 담지만 리프레시가 필요합니다.

맡은 기능

• 쓰기: 워드라인을 켜고 비트라인에 높은/낮은 전압을 걸어 커패시터를 충전하거나 방전합니다.
• 읽기: 비트라인을 중간 전압으로 미리 충전한 뒤 워드라인을 켜면, 커패시터의 전하가 비트라인과 나뉘면서 비트라인 전압이 조금 변합니다. 감지 증폭기가 이 변화를 증폭해 0 또는 1로 판정합니다. 읽는 과정에서 셀의 전하가 바뀌므로(파괴적 읽기) 증폭된 값을 다시 써 넣습니다.
• 리프레시: 누설 전류로 전하가 서서히 빠지므로 일정 주기마다 모든 행을 읽고 다시 씁니다. 표준 규격에서 이 주기는 일반적으로 64 ms 수준(고온에서는 더 짧게)입니다.

전하 공유의 크기를 가상의 값으로 계산해 봅니다. 전원 전압 1.2 V, 비트라인 사전 충전 0.6 V, 셀 커패시턴스 20 fF, 비트라인 커패시턴스 100 fF로 두면, 1을 저장한 셀을 읽을 때 비트라인 전압 변화는 (1.2 − 0.6) × 20 / (20 + 100) = 100 mV입니다(0이면 −100 mV). 신호가 수십~백 mV로 작아서 감지 증폭기가 필수이고, 비트라인 커패시턴스에 비해 셀 커패시턴스를 충분히 확보하는 것이 스케일링의 병목이 됩니다. 실제 소자의 값은 세대와 설계에 따라 다릅니다.

연구에서 다루는 방식

• 전력·성능: 리프레시는 대기 전력과 접근 지연을 늘리므로, 온도나 셀별 보유 시간에 맞춰 주기를 조절하는 기법이 연구됩니다(예: Liu 외, 2012).
• 보유 시간 변동: 셀마다 전하 유지 시간이 크게 다르고 시간에 따라 변하기도 해, 보수적인 공통 주기를 쓰는 비용이 문제로 다뤄집니다.
• 스케일링: 셀이 작아질수록 커패시터 용량과 누설을 관리하기 어렵습니다.
• 신뢰성: 인접 행의 반복 접근이 이웃 셀 데이터를 교란할 수 있는 현상(행 해머)은 신뢰성 연구의 주제입니다.
• 논문에서는 DRAM 세대(DDR4 등), 셀 구조, 리프레시 주기와 측정 온도를 구체적으로 적습니다.

논문에서는 이렇게 쓰입니다

실제 논문에서

이 용어를 직접 쓴 국내 논문 문장을 아직 수집하지 못했습니다. 수집되는 대로 출처와 함께 싣겠습니다.

예시 문장

아래는 용어의 쓰임을 보여 주려고 만든 예시로, 실제 논문에서 가져온 문장이 아닙니다.

불필요한 리프레시 횟수를 줄여 전력을 아끼는 기법을 소개하는 문장입니다.

미세 공정에서 소자를 더 작게 만들 때 발생하는 어려움을 설명하는 문장입니다.

조금 더 깊게 보면

가장 일반적인 형태는 하나의 트랜지스터와 하나의 커패시터로 구성된 1T1C 구조로, 접근 트랜지스터를 통해 커패시터에 전하를 채우거나 읽어냅니다. 커패시터의 전하는 누설전류로 인해 서서히 감소하므로 일정 주기마다 값을 다시 읽고 재기록하는 리프레시 동작이 필요하며, 이 주기는 보통 수십 밀리초 단위로 설계됩니다.

하나의 트랜지스터와 하나의 커패시터만으로 셀을 구성해 SRAM보다 훨씬 높은 집적도를 얻을 수 있지만, 커패시터에 저장된 전하가 누설전류로 서서히 빠져나가기 때문에 일정 주기마다 데이터를 다시 써넣는 리프레시 동작이 반드시 필요합니다.

주의할 점

동적 램은 정적 램보다 셀 구조가 단순해 집적도가 높지만, 읽기 동작 시 저장된 전하가 소모되므로 읽은 뒤에는 반드시 다시 써주는 동작이 뒤따라야 한다는 점에서 정적 램과 동작 방식이 다릅니다. 읽기 동작이 커패시터의 전하를 비트라인으로 옮기면서 이루어지는 파괴적 읽기이기 때문에, 읽은 직후 감지된 값을 셀에 다시 써넣는 과정이 매 읽기마다 함께 수행됩니다.

헷갈리기 쉬운 용어

셀 구조에 따라 달라지는 특성을 비교합니다.

참고 문헌

1. Dennard, R. H. (1968). Field-effect transistor memory. U.S. Patent No. 3,387,286.
2. Jacob, B., Ng, S. W., & Wang, D. T. (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann.
3. Liu, J., Jaiyen, B., Veras, R., & Mutlu, O. (2012). RAIDR: Retention-aware intelligent DRAM refresh. Proceedings of the 39th International Symposium on Computer Architecture, 1–12.
4. Rabaey, J. M., Chandrakasan, A., & Nikolić, B. (2003). Digital Integrated Circuits: A Design Perspective (2nd ed.). Prentice Hall.

표의 기준값은 위 문헌에 근거한 관례이며, 분야·학술지마다 다른 기준을 쓸 수 있습니다.